

Parallélisme d'instructions

Christophe Moulleron



Rappel : performances

Temps d'exécution d'un programme :

Rappel : performances

Temps d'exécution d'un programme :

$$T_{ex} = NI \times CPI \times T_c$$

où :

- NI = nombre d'instructions
- CPI = nombre moyen de cycles par instruction
- T_c = durée d'un cycle

Objectif : diminuer CPI / augmenter IPC

- 1 Pipeline
- 2 Processeurs superscalaires et VLIW

Execution séquentielle

Déroulement d'un cycle :

- Lecture / décodage de l'instruction
- Lecture des opérandes
- Executer l'instruction
- Écrire le résultat

Dec

Lec

Exec

Ecr

Execution **séquentielle** de plusieurs cycles :

Dec Lec Exec Ecr | Dec Lec Exec Ecr | Dec ...

Execution pipelinée

Idée :

- 1 cycle = 4 étapes
- travailler étape par étape
- commencer l'étape 1 dès que possible

Pipeline :


Dec | Lec | Exec | Ecr |

Execution pipelinée

Idée :

- 1 cycle = 4 étapes
- travailler étape par étape
- commencer l'étape 1 dès que possible

Pipeline :



Séquentiel VS Pipeline (1)

Hypothèse H1 = chaque étape prend 0.2 ns

Hypothèse H2 = Exec en 0.2 ns, reste en 0.3 ns

Séquentiel :

Dec Lec Exec Ecr | Dec Lec Exec Ecr | Dec ...

Temps d'exécution en ns ?

	H1	H2
1 cycle		
5 cycles		
n cycles		

Séquentiel VS Pipeline (1)

Hypothèse H1 = chaque étape prend 0.2 ns

Hypothèse H2 = Exec en 0.2 ns, reste en 0.3 ns

Séquentiel :

Dec Lec Exec Ecr | Dec Lec Exec Ecr | Dec ...

Temps d'exécution en ns ?

	H1	H2
1 cycle	0.8	1.1
5 cycles		
n cycles		

Séquentiel VS Pipeline (1)

Hypothèse H1 = chaque étape prend 0.2 ns

Hypothèse H2 = Exec en 0.2 ns, reste en 0.3 ns

Séquentiel :


Dec Lec Exec Ecr | Dec Lec Exec Ecr | Dec ...

Temps d'exécution en ns ?

	H1	H2
1 cycle	0.8	1.1
5 cycles	4	5.5
n cycles	$0.8n$	$1.1n$

Séquentiel VS Pipeline (2)

Pipeline :




Temps d'exécution en ns ?

	H1	H2
1 cycle		
5 cycles		
n cycles		

Séquentiel VS Pipeline (2)

Pipeline :




Temps d'exécution en ns ?

	H1	H2
1 cycle	0.8	
5 cycles	1.6	
n cycles	$0.6 + 0.2n$	

Séquentiel VS Pipeline (2)

Pipeline :



Temps d'exécution en ns ?

	H1	H2
1 cycle	0.8	1.2
5 cycles	1.6	2.4
n cycles	$0.6 + 0.2n$	$0.9 + 0.3n$

Séquentiel VS Pipeline (3)

Séquentiel :

✓ 1^{er} cycle plus rapide, bonne latence

Pipeline :

✗ 1^{er} cycle un peu plus lent, mauvaise latence 1 cycle = k étages

Séquentiel VS Pipeline (3)

Séquentiel :

- ✓ 1^{er} cycle plus rapide, bonne latence
- ✗ débit limité

$$n \text{ cycles} = n \times 1 \text{ cycle}$$

Pipeline :

- ✗ 1^{er} cycle un peu plus lent, mauvaise latence
- ✓ meilleur débit

$$1 \text{ cycle} = k \text{ étages}$$

$$n \text{ cycles} \simeq n \text{ étages}$$

Séquentiel VS Pipeline (3)

Séquentiel :

- ✓ 1^{er} cycle plus rapide, bonne latence
- ✗ débit limité

$$n \text{ cycles} = n \times 1 \text{ cycle}$$

Pipeline :

- ✗ 1^{er} cycle un peu plus lent, mauvaise latence
- ✓ meilleur débit

$$1 \text{ cycle} = k \text{ étages}$$

$$n \text{ cycles} \simeq n \text{ étages}$$

Bilan :

- pipeline à k étages $\Rightarrow IPC \simeq k$ à plein régime

Mise en place d'un pipeline

Circuit logique \rightarrow version pipelinée :

- 1 **découper** le chemin de données
 \rightsquigarrow 1 circuit $\rightarrow k$ étages
- 2 calculer la profondeur des étages
 \rightsquigarrow vérifier si étages de \approx même profondeur
- 3 **ajouter des bascules** entre les étages
 \rightsquigarrow sauvegarde de l'état courant

Exemple : ajout d'un pipeline pour un multiplieur 4×4

\rightsquigarrow cf `mul_pipeline.lgf`

Exercice

On considère le code assembleur suivant :


```
ldi r0, 10
st r0, MEM[100]
ldi r0, 17
ld r1, MEM[100]
add r0, r0, r1
```

Décrire l'exécution de ce code :

- 1 dans le cas séquentiel,
- 2 en présence du pipeline décrit précédemment.

Exercice – Réponse si pipeline

Dec



```
ldi r0, 10  
st r0, MEM[100]  
ldi r0, 17  
ld r1, MEM[100]  
add r0, r0, r1
```

1 décodage premier ldi

2

3

4


5

6

7

8


Exercice – Réponse si pipeline



```
ldi r0, 10
st r0, MEM[100]
ldi r0, 17
ld r1, MEM[100]
add r0, r0, r1
```

- 1 décodage premier ldi
- 2 décodage st
- 3
- 4
- 5
- 6
- 7
- 8


Exercice – Réponse si pipeline



```
ldi r0, 10  
st r0, MEM[100]  
ldi r0, 17  
ld r1, MEM[100]  
add r0, r0, r1
```


- 1 décodage premier ldi
- 2 décodage st
- 3 lecture de r0 + décodage deuxième ldi
- 4
- 5
- 6
- 7
- 8

Exercice – Réponse si pipeline




- ❶ décodage premier ldi
- ❷ décodage st
- ❸ lecture de r0 + décodage deuxième ldi
- ❹ écriture de 10 dans r0 + décodage ld
- ❺
- ❻
- ❼
- ❽

Exercice – Réponse si pipeline




- 1 décodage premier ldi
- 2 décodage st
- 3 lecture de r0 + décodage deuxième ldi
- 4 écriture de 10 dans r0 + décodage ld
- 5 écriture de ? à l'adresse 100 + lecture de ? + décodage add
- 6
- 7
- 8

Exercice – Réponse si pipeline




- 1 décodage premier ldi
- 2 décodage st
- 3 lecture de r0 + décodage deuxième ldi
- 4 écriture de 10 dans r0 + décodage ld
- 5 écriture de ? à l'adresse 100 + lecture de ? + décodage add
- 6 écriture de 17 dans r0 + lecture de r0 et r1
- 7
- 8

Exercice – Réponse si pipeline



- 1 décodage premier ldi
- 2 décodage st
- 3 lecture de r0 + décodage deuxième ldi
- 4 écriture de 10 dans r0 + décodage ld
- 5 écriture de ? à l'adresse 100 + lecture de ? + décodage add
- 6 écriture de 17 dans r0 + lecture de r0 et r1
- 7 écriture de ? dans r1 + calcul de ?
- 8

Exercice – Réponse si pipeline



- 1 décodage premier ldi
- 2 décodage st
- 3 lecture de r0 + décodage deuxième ldi
- 4 écriture de 10 dans r0 + décodage ld
- 5 écriture de ? à l'adresse 100 + lecture de ? + décodage add
- 6 écriture de 17 dans r0 + lecture de r0 et r1
- 7 écriture de ? dans r1 + calcul de ?
- 8 écriture de ? dans r0

résultat non défini

Aléas de données = utilisation avant écriture d'une valeur

RaW

ex. exercice, étape 6

↪ lecture de r_0 avant écriture de 17 dans r_0

Problèmes liés au pipeline

Aléas de structure = accès à la **même ressource** par 2 étages

ex. exercice, étape 5

↪ double accès à la mémoire (Lec et Ecr)

triple avec Dec

Aléas de données = **utilisation avant écriture** d'une valeur

RaW

ex. exercice, étape 6

↪ lecture de `r0` avant écriture de 17 dans `r0`

Problèmes liés au pipeline

Aléas de structure = accès à la **même ressource** par 2 étages

ex. exercice, étape 5

↪ double accès à la mémoire (Lec et Ecr)

triple avec Dec

Aléas de données = **utilisation avant écriture** d'une valeur

RaW

ex. exercice, étape 6

↪ lecture de `r0` avant écriture de 17 dans `r0`

Aléas de contrôle = **branchement conditionnels**

↪ adresse de la prochaine instruction non connu à l'avance

Solutions (1)

Solutions (1)

① retarder l'exécution en cas d'aléa

- ✓ corrige tous les aléas
- ✓ simple ajout d'instructions `nop`
- ✗ vide le pipeline \Rightarrow IPC \searrow

paresser

```
ldi r0, 10
st r0, MEM[100]
ldi r0, 17
ld r1, MEM[100]
add r0, r0, r1
```

\rightsquigarrow

Solutions (1)

1 retarder l'exécution en cas d'aléa

paresser

- ✓ corrige tous les aléas
- ✓ simple ajout d'instructions `nop`
- ✗ vide le pipeline \Rightarrow IPC \searrow

```
ldi r0, 10
st r0, MEM[100]
ldi r0, 17
ld r1, MEM[100]
add r0, r0, r1
```

\rightsquigarrow

```
ldi r0, 10
nop ; nop
st r0, MEM[100]
ldi r0, 17
nop
ld r1, MEM[100]
nop ; nop
add r0, r0, r1
```


② **bypass** = transmettre valeur calculée avant écriture

anticiper

✓ règle partiellement les aléas de données

✗ nouvelles sources \Rightarrow multiplexeurs


✗ ajout portes logiques pour contrôler le bypass

Solutions (2)

② **bypass** = transmettre valeur calculée avant écriture

anticiper

- ✓ règle partiellement les aléas de données
- ✗ nouvelles sources \Rightarrow multiplexeurs
- ✗ ajout portes logiques pour contrôler le bypass



③ changer le code

adapter

- ✓ meilleure alloc. registre \Rightarrow moins d'aléas de données
- ✗ travail fastidieux à la main / compilateur dédié

④ prédiction de saut

prédire


- ✓ minimise l'impact des aléas de contrôle
- ✗ dépend de la qualité de la prédiction

Prédiction de sauts (1)

Idée :

- choix entre 1 (faire le saut) et 0 (passer à l'instr. suivante)
- décision selon adresse de l'instr. de saut
- association **adresse** → **état**, selon historique

Prédicteur à 1 bit



État stocké dans une **SRAM**


État codé sur 1 bit

Mise à jour selon issue à l'exécution :

saut ou \neg saut

Prédiction de sauts (2)

Prédicteur à 2 bits



Davantage d'états

⇒ meilleure prise en compte de l'historique

⇒ meilleure prédiction

Ce qu'il faut retenir sur les pipelines

Pipeline dans le processeur :

- ✓ améliore le débit
 - ✓ IPC = nb. étages en plein régime
 - ✓ diminue la profondeur entre deux registres $\Rightarrow T_c \searrow$
 - ✗ introduit des problèmes = aléas
 - ✗ difficile à mettre en place
- mais latence + grande
- en maintenant un IPC élevé

Ce qu'il faut retenir sur les pipelines

Pipeline dans le processeur :

- ✓ améliore le débit mais latence + grande
- ✓ IPC = nb. étages en plein régime
- ✓ diminue la profondeur entre deux registres $\Rightarrow T_c \searrow$
- ✗ introduit des problèmes = aléas
- ✗ difficile à mettre en place en maintenant un IPC élevé

Technique applicable dans de nombreux contextes :

- pipeline 3D en traitement d'image
- restauration libre-service
- ...

1 Pipeline

2 Processeurs superscalaires et VLIW

Taille du pipeline ?

Core i7 Nehalem = 14*

- nb. étages élevé \Rightarrow *IPC* max élevé mais remplissage faible
- nb. étages faible \Rightarrow gain moindre

Limite des pipelines

Taille du pipeline ?

Core i7 Nehalem = 14*

- nb. étages élevé \Rightarrow IPC max élevé mais remplissage faible
- nb. étages faible \Rightarrow gain moindre

Autre solution pour augmenter IPC :

- utiliser plusieurs unités de calcul ...

ici : 2

Dec		Lec		Exec		Ecr
Dec		Lec		Exec		Ecr

Limite des pipelines

Taille du pipeline ?

Core i7 Nehalem = 14*

- nb. étages élevé \Rightarrow IPC max élevé mais remplissage faible
- nb. étages faible \Rightarrow gain moindre

Autre solution pour augmenter IPC :

- utiliser plusieurs unités de calcul ...
- ... et du pipeline

ici : 2

Dec	Lec	Exec	Ecr	
Dec	Lec	Exec	Ecr	
	Dec	Lec	Exec	Ecr
	Dec	Lec	Exec	Ecr

Architecture superscalaire :

- **gestion matérielle** du parallélisme
- circuit pour choisir où/quand lancer chaque instruction
- exécution potentiellement *out-of-order*

Architecture VLIW :

- **gestion logicielle** du parallélisme
- ordonnancement généré par le compilateur

Approche superscalaire

Dec	Lec	Exec	Ecr		
Dec	Lec	Exec	Ecr		
	Dec	Lec	Exec	Ecr	
	Dec	Lec	Exec	Ecr	

Idée générale :

- chargement d'un lot de n instructions
- ordonnancement selon dépendances + contraintes des unités
- vérification de cohérence
- passage au lot suivant

Core i7 Nehalem = 18*

saut ?

Approche VLIW

Dec	Lec	Exec	Ecr		
Dec	Lec	Exec	Ecr		
	Dec	Lec	Exec	Ecr	
	Dec	Lec	Exec	Ecr	

VLIW = **Very Long Instruction Word**

Idée générale :

- plusieurs voies de calcul potentiellement différentes
- chargement d'un VLIW à chaque cycle
- décodage de l'instruction à exécuter sur chaque voie
- pas de détection / gestion d'aléas

VLIW : exemple du ST231

ST 231 =

- processeur entier 32 bits avec 64 registres
- architecture VLIW à 4 voies
- seulement 2 multiplieurs (latence 3, débit 1)

voies 2 et 4

Compilation de $r3 = r0 * r0 + r1 * r1 + r2 * r2$:

cycle	voie 1	voie 2	voie 3	voie 4
0				
1				
2				
3				
4				
5				

VLIW : exemple du ST231

ST 231 =

- processeur entier 32 bits avec 64 registres
- architecture VLIW à 4 voies
- seulement 2 multiplieurs (latence 3, débit 1)

voies 2 et 4

Compilation de $r3 = r0 * r0 + r1 * r1 + r2 * r2$:

cycle	voie 1	voie 2	voie 3	voie 4
0		mul r3, r0, r0		mul r4, r1, r1
1				
2				
3				
4				
5				

VLIW : exemple du ST231

ST 231 =

- processeur entier 32 bits avec 64 registres
- architecture VLIW à 4 voies
- seulement 2 multiplieurs (latence 3, débit 1)

voies 2 et 4

Compilation de $r3 = r0 * r0 + r1 * r1 + r2 * r2$:

cycle	voie 1	voie 2	voie 3	voie 4
0		mul r3, r0, r0		mul r4, r1, r1
1		mul r5, r2, r2		
2				
3				
4				
5				

VLIW : exemple du ST231

ST 231 =

- processeur entier 32 bits avec 64 registres
- architecture VLIW à 4 voies
- seulement 2 multiplieurs (latence 3, débit 1)

voies 2 et 4

Compilation de $r3 = r0 * r0 + r1 * r1 + r2 * r2$:

cycle	voie 1	voie 2	voie 3	voie 4
0		mul r3, r0, r0		mul r4, r1, r1
1		mul r5, r2, r2		
2				
3	add r3, r3, r4			
4				
5				

VLIW : exemple du ST231

ST 231 =

- processeur entier 32 bits avec 64 registres
- architecture VLIW à 4 voies
- seulement 2 multiplieurs (latence 3, débit 1)

voies 2 et 4

Compilation de $r3 = r0 * r0 + r1 * r1 + r2 * r2$:

cycle	voie 1	voie 2	voie 3	voie 4
0		mul r3, r0, r0		mul r4, r1, r1
1		mul r5, r2, r2		
2				
3	add r3, r3, r4			
4	add r3, r3, r5			
5				

Comparaison des deux approches

Superscalaire	VLIW
<ul style="list-style-type: none">✗ coût matériel✓ transparent pour l'utilisateur✓ portabilité✗ performance réelle difficile à prédire	<ul style="list-style-type: none">✓ parallélisation à la compilation✗ exige un support par le compilateur✓ parallélisme explicite✓ performances connues avant l'exécution